PCB기술 - PCB 스택 설계 고려 사항

PCB 설계 에서 주의해야 할 문제는 무엇입니까? 이제 ipcb 엔지니어가 알려드립니다.

스택을 설계할 때 따라야 할 두 가지 규칙이 있습니다.

1. 각 라우팅 레이어에는 인접한 참조 레이어(전원 공급 장치 또는 계층)가 있어야 합니다.

2. 더 큰 결합 정전 용량을 제공하기 위해 인접한 주 전원 레이어와 지층 사이의 거리를 유지해야 합니다.

설명을 위해 2, 4, 6 합판의 예를 들어 보겠습니다.

옵션 1

단면 PCB와 양면 PCB의 적층

2층 기판의 경우 EMI 방사 제어는 주로 배선 및 레이아웃에서 고려됩니다.

단층 기판 및 이중층 기판의 EMC 문제는 점점 더 두드러지고 있습니다. 이 현상의 주된 이유는 신호 루프 영역이 너무 커서 강력한 전자기 복사를 생성할 뿐만 아니라 회로를 외부 간섭에 민감하게 만들기 때문입니다. 전송 라인의 전자기 호환성을 개선하기 위해 간단한 방법은 주로 강한 방사 신호와 민감한 신호를 참조하는 주요 신호의 루프 영역을 줄이는 것입니다.

단일 및 이중 레이어 플레이트는 일반적으로 10kHz 미만의 저주파 시뮬레이션 설계에 사용됩니다.

1) 같은 층의 전원 공급 장치는 방사형으로 배열되고 라인의 전체 길이는 병합됩니다.

2) 전원 공급 장치와 접지선은 서로 가까이 있어야 합니다. 접지선은 가능한 한 신호선에 가까운 키 신호선 옆에 배치해야 합니다. 이러한 방식으로 더 작은 루프 영역이 형성되고 외부 간섭에 대한 차동 모드 복사의 감도가 감소합니다.

3) 복층회로기판일 경우 접지선은 회로기판 반대편 신호선을 따라 신호선 가까이에 놓을 수 있으며 배선은 최대한 넓게 하여야 한다.

옵션 2

4층판 적층

1. SIG-GND(PWR)-PWR(GND)-SIG;

2. GND-SIG(PWR)-SIG(PWR)-GND;

위의 두 적층 설계의 잠재적인 문제는 기존의 1.6mm(62mil) 판 두께입니다. 레이어 간격이 매우 커져 임피던스, 레이어 간 결합 및 차폐 제어에 적합하지 않습니다. 특히, 전원 레이어 사이의 큰 간격은 플레이트 커패시턴스를 감소시키고 노이즈 필터링에 도움이 되지 않습니다.

이 방식은 일반적으로 온보드 칩이 더 많은 경우에 사용됩니다. 이 방식은 더 나은 Si 성능을 얻을 수 있지만 EMI 성능에는 그다지 좋지 않습니다. 주로 라우팅 및 기타 세부 사항에 의해 제어됩니다.

두 번째 방식은 일반적으로 기판의 칩 밀도가 충분히 낮고 칩 주변에 충분한 면적이 있을 때 사용됩니다. 이 방식에서 PCB의 외부 레이어는 모두 계층이고 중간 두 레이어는 신호/전력 레이어입니다. EMI 제어 관점에서 보면 기존의 4-layer PCB 구조입니다.

주요 주의: 중간 2개 층의 신호 및 전원 혼합 층 사이의 거리를 열어야 하며 배선 방향은 혼선을 피하기 위해 수직이어야 합니다. 제어반의 면적은 20시간 규칙을 반영하기에 적절해야 합니다.

5.jpg

옵션 3

6층 판의 적층

칩 밀도가 높고 클록 주파수가 높은 설계를 위해서는 6단 기판 설계를 고려해야 합니다.

1.SIG-GND-SIG-PWR-GND-SIG;

신호 레이어는 접지 레이어에 인접하고 전원 레이어와 접지 레이어가 쌍을 이룹니다. 각 층의 임피던스는 잘 제어될 수 있으며 두 층은 자력선을 흡수할 수 있습니다.

2.GND-SIG-GND-PWR-SIG-GND;

이 방식은 장치 밀도가 그다지 높지 않은 경우에만 적합합니다. 이 스택은 상부 스택의 모든 장점을 가지고 있으며 상부 레이어와 하부 레이어의 접지면이 비교적 완벽하므로 더 나은 차폐층으로 사용할 수 있습니다. 따라서 EMI 성능이 다른 방식보다 우수합니다.

요약: 두 번째 계획에 비해 두 번째 계획의 비용이 크게 증가합니다. 따라서 우리는 일반적으로 쌓을 때 하나의 구성표를 선택합니다.