PCB뉴스 - [PCB design] DDR3가 정격 주파수까지 실행할 수 없는 케이스 공유

일부 DDR3 계열 기사의 경우 사례에 따라 문제점을 이야기하는 부분이 작게나마 있긴 하지만 주제를 소개하기 위해 작성되었을 뿐, 그저 중단만하고 있다. 사건이기 때문에 문제의 속내를 명확하게 설명해야 한다. 이 경우의 문제는 이렇습니다:  

DESIGN

모고객이 어떤 기능을 추가해야 하는 기판이 있어 기존의 작은 기판을 큰 기판으로 바꾸려고 하는데, 비용 문제로 기존의 8층 기판을 6층 기판으로 바꾼다. 보드 제작 후 실제 테스트에서 DDR3가 됩니다. 이전 8 레이어 보드는 533MHz 에서도 안정적으로 동작할 수 있는 반면, 400MHz로 다운클럭해야만 안정적으로 동작할 수 있다. 두 버전의 전원 공급 장치는 기본적으로 동일하며, 주 제어장치와 DDR3 칩의 모델과 배치 또한 같다. 또한 풍부한 경험으로 드라이버와 ODT 조정 등 여러 시도를 했지만 나아지지 않았다. 나중에 우릴 찾았어.  

DDR3

원인 분석:정격 주파수 이하로 가동되는 일반 DDR3의 가장 직접적인 영향을 미치는 요인은 타이밍이라는 것은 누구나 알고 있습니다. 타이밍 마진이 너무 작거나 부족하면 시스템이 불안정하게 작동하거나 전혀 실행되지 않습니다. DDR3타이밍에 영향을 미치는 주요 요인은 다음과 같습니다:전원 공급 장치 노이즈, 크로스토크, 동일 길이 일치, 신호 품질 등. 위의 주요 사항만 문제가 없다면 (하드웨어 원리와 소프트웨어 구성만 괜찮다면) DDR3의 문제는 상대적으로 줄어들 것이다. 아래에서는 다양한 요인을 개별적으로 다룰 것입니다. 이 경우 제거 방법을 사용하는 것이 좋습니다.  

전원 공급 노이즈:커패시턴스 분배는 기본적으로 0.1uF 커패시터입니다. 다른 콘덴서는 없습니다. 낮은 주파수에서 큰 값 커패시터를 몇 개 추가하는 것이 좋습니다. 그러나 테스트 전원 공급 장치 노이즈는 비교적 작은 20mV 정도에 불과하므로 전원 공급 장치 노이즈의 영향을 사전에 제거할 수 있습니다.  

Crosstalk 문제:데이터 신호 간격은 10.55mil, 주소 신호는 10mil; 신호 사이의 간격은 2H(W), 선 중심 거리는 3H(W), 공간이 허락한다면 간격을 적절히 늘릴 수 있다.  

 • 주소 신호의 평균 총 길이는 2000mil에서 분기 길이 400mil를 뺀 값이다. 입자 중 하나까지의 마스터 길이는 1600mil 이며 데이터 신호의 가장 짧은 길이는 550mil에 불과하다는 것을 대략 알 수 있습니다. 차이가 비교적 커서 1000mil을 넘는다.  

이는 전면형과 후면형의 가장 큰 차이점이기도하다. 메인 컨트롤 칩에 읽기-쓰기 밸런스 기능이 없고, 이전의 8 층 기판이 6 층 기판으로 바뀌었기 때문에 배선 공간의 감소로 엔지니어들이 무리하지 않아도 됩니다. 감으며, 시스템이 데이터와 클럭의 편차를 자동으로 조정할 수 없어 궁극적으로 충분한 타이밍 마진이 발생합니다. 이것이 DDR3가 정격 주파수보다 적게 동작하는 주된 이유가 될 것이다.